[公告] ref prog update
應該沒有什麼影響,簡單的說:
1. 之前如果 const 0 在 DFS list 裏頭 ref prog 不會拿它來 merge/fraig 別人,
以至於有些 gates 沒有被刪去。
造成比較值得注意的影響是 "const 0" 會出現在 "cirp -fec" 的 report 裡,
不過由於 deadline 在即,你如果沒有把 const 0 放入 FEC group 也沒有關係。
2. 新增了兩個 hidden command/option
CIRMiter <cir1> <cir2> // 等同於 cirread
==> 幫你把兩個電路直接接成 miter (i.e. PI 接一起,PO 接個 XOR)
如果這兩個電路是相等的 (如一份原始電路,一份被最佳化過的電路),
cirfraig 之後所有 PO 應該都是 const 0.
CIRWrite [-Gate (gid)] [-Outfile (fileName)]
==> 多了 option 可以把 gate (gid) 的 fanin cone 寫出來 (到 aag 檔)。
debug 時挺好用的。
[01/16/2012] v1.3
* Ref prog: Wrong SAT result when “const 0” is presented in the DFS list.
==> need to create an extra SAT var for const 0 and add assumption for it.
* Ref prog: Add const 0 in cirp -fec report.
* Ref prog: hidden commands:
CIRMiter ==> create a miter circuit
CIRWrite [-Gate ] [-outfile ] ==> write out a fanin cone to an aag file.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.61.155
→
01/17 07:37, , 1F
01/17 07:37, 1F
→
01/17 07:38, , 2F
01/17 07:38, 2F
→
01/17 07:38, , 3F
01/17 07:38, 3F
推
01/17 07:44, , 4F
01/17 07:44, 4F
→
01/17 07:44, , 5F
01/17 07:44, 5F
推
01/17 07:51, , 6F
01/17 07:51, 6F
推
01/17 08:37, , 7F
01/17 08:37, 7F
推
01/17 08:56, , 8F
01/17 08:56, 8F
→
01/17 08:56, , 9F
01/17 08:56, 9F
→
01/17 08:57, , 10F
01/17 08:57, 10F
→
01/17 08:57, , 11F
01/17 08:57, 11F
→
01/17 08:58, , 12F
01/17 08:58, 12F
推
01/17 10:58, , 13F
01/17 10:58, 13F
→
01/17 11:34, , 14F
01/17 11:34, 14F
→
01/17 11:34, , 15F
01/17 11:34, 15F
→
01/17 11:36, , 16F
01/17 11:36, 16F
→
01/17 11:36, , 17F
01/17 11:36, 17F
推
01/17 12:23, , 18F
01/17 12:23, 18F
→
01/17 12:23, , 19F
01/17 12:23, 19F