Re: [問題] 關於FPGA時序的問題

看板Electronics作者 (p.roach)時間17年前 (2007/10/03 19:41), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串2/2 (看更多)
※ 引述《horsehead ( N￾NN￾N)》之銘言： : 一個小問題是 source synchronization 是什麼樣的觀念呀 ? : 問題有點多 而我也想了很就想不太出來 >< 還希望板上的前輩們能夠多多賜教 , clock跟data來自相同的地方 假設是 chipA送資料到 chipB, 如果用這概念，則chipB用來latch資料的 clock必須來自 chipA, 這表示clock與data都經過相同的delay才送進 chipB 可以有效減少 data與clock對不齊的問題。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.216.113.195
‣ 更多 proach 的文章
文章代碼(AID): #170t_kTp (Electronics)
‣ 更多 proach 的文章
文章代碼(AID): #170t_kTp (Electronics)