[問題] 如何得到低輸出阻抗?

看板Electronics作者 (NCTU EE)時間15年前 (2009/07/20 17:34), 編輯推噓0(0推 0噓 3→)
留言3則, 2人參與, 最新討論串1/1
各位大大好 小弟使用 CD組態 得到輸出阻抗1/gm 使用0.18 想要的效果大概是輸出級 阻抗小於20 ohm 結果損耗太多power 如果想要得到所需效果 需要兩顆並聯 NMOS width = 8um finger =64 I=5mA 太恐怖了 因為要用到高頻 3~10G 請問有更好的作法嗎? 感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.94.68 ※ 編輯: sux0116 來自: 140.113.94.68 (07/20 17:37)
→
07/20 18:59, , 1F
112有LNA這門課，113應該也有～去上一學期比較好上手
07/20 18:59, 1F
→
07/22 20:07, , 2F
不知道你要用在什麼樣的電路 不過看起來可以用LC轉阻抗
07/22 20:07, 2F
→
07/22 20:08, , 3F
頻率高所用的LC值也不會太誇張 可以放在chip上
07/22 20:08, 3F
‣ 更多 sux0116 的文章
文章代碼(AID): #1AP3eh_f (Electronics)