[問題] 請問verilog語法

看板Electronics作者 (施抄)時間13年前 (2011/05/28 15:23), 編輯推噓4(4推 0噓 4→)
留言8則, 4人參與, 最新討論串1/1
assign a = |(b & c); 請問一下這個黃色的bitwise or在這邊的意義是什麼 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.91.122
推
05/28 15:26, , 1F
bit or
05/28 15:26, 1F
→
05/28 15:26, , 2F
那可以請問a=f(b, c)的boolean exp大概像什麼樣子?
05/28 15:26, 2F
→
05/28 15:27, , 3F
或是問說這個黃色的or是誰跟(b&c)作or?
05/28 15:27, 3F
推
05/28 15:28, , 4F
我也不知道 我看錯了 抱歉
05/28 15:28, 4F
→
05/28 15:31, , 5F
好像是(b&c)全部bit都or起來的意思...
05/28 15:31, 5F
推
05/28 23:03, , 6F
那是unary operator,是將後面(b&c)每一位元去做or
05/28 23:03, 6F
→
05/28 23:07, , 7F
也就是說當(b&c)='h0, 則a=1'b0; 否則的話, a=1'b1
05/28 23:07, 7F
推
05/29 00:19, , 8F
a = (b & c) != 0
05/29 00:19, 8F
‣ 更多 robertshih 的文章
文章代碼(AID): #1DuABWoY (Electronics)