[問題] bandgap ac analysis

看板Electronics作者 (劍逼)時間11年前 (2013/04/22 22:15), 編輯推噓6(6推 0噓 8→)
留言14則, 8人參與, 最新討論串1/1
大家好 小弟目前在做bandgap的電路 架構是類似這種的 https://docs.google.com/file/d/0B0JptfCLRvUNYlUwNEdxX25hYlE/edit?usp=sharing 在ac模擬時 發現在電容旁並上特定阻值的電阻時 gain會有最大 然後op的部分看起來也有點怪 因為差動對上面的電流源這樣看起來是一個common source? 隨著op的輸出會造成有不一樣的電流 想請問各位要怎麼來分析這個電路 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.124.224.85 ※ 編輯: a29831287 來自: 59.124.224.85 (04/23 10:01)
推
04/23 13:00, , 1F
極點轉變了
04/23 13:00, 1F
推
04/23 22:26, , 2F
原PO電路圖沒錯嗎 感覺怪怪的 找不到OP輸出腳
04/23 22:26, 2F
推
04/23 23:40, , 3F
電容旁並上電阻, 這樣子OP還會動嗎?
04/23 23:40, 3F
推
04/24 00:51, , 4F
應該是op正回受和負回受接反了 負回受的loop gain要大過正回
04/24 00:51, 4F
→
04/24 00:51, , 5F
受
04/24 00:51, 5F
→
04/24 01:04, , 6F
這種運算放大器就是利用輸出級的Diode-Connection來提
04/24 01:04, 6F
→
04/24 01:06, , 7F
供差動對的偏壓電流,故不需要多一組偏壓電路,另外,op腳
04/24 01:06, 7F
→
04/24 01:09, , 8F
位應該畫相反了,正回授量大於負迴授量,電路會不穩定
04/24 01:09, 8F
→
04/24 12:30, , 9F
電容旁並電阻的原因是在模擬因為mos的漏電...
04/24 12:30, 9F
→
04/24 12:58, , 10F
真的有反嗎 和razavi書上一樣阿
04/24 12:58, 10F
推
04/24 13:50, , 11F
1抱歉，這樣接是對的，是我搞錯了@@
04/24 13:50, 11F
推
04/24 17:11, , 12F
因為那是common-mode的信號轉變,所以對amp的影響極小
04/24 17:11, 12F
→
08/13 19:38, , 13F
應該是op正回受和負回 https://noxiv.com
08/13 19:38, 13F
→
09/17 23:31, , 14F
09/17 23:31, 14F
‣ 更多 a29831287 的文章
文章代碼(AID): #1HTKN-NX (Electronics)