[問題] APR時LVS有錯？已刪文

看板Electronics作者 (paulma)時間5年前 (2019/05/28 22:00), 編輯推噓0(0推 0噓 7→)
留言7則, 2人參與, 5年前最新討論串1/1
大家好，我目前使用innovus進行APR setup time, hold time 已經跑完eco，slk有都是正值 但當我執行verify-> verify connectivity後，卻出現1000 viols 我打開rpt看 裡面都是VDD有關的錯誤 如下圖 https://i.imgur.com/l6v3kS0.jpg
我打開layout查看裡面VDD的確空接，如下圖 左邊是我的sram元件 https://i.imgur.com/WxhVrp1.jpg
想請問大家這部分接下來應該怎麼修正才行？ 謝謝大家的解答 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 39.8.4.205 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1559052033.A.38D.html
→
05/29 13:32, 5年前 , 1F
你秀的圖VDD和VSS當然不會接起來，先檢查一開始 Global
05/29 13:32, 1F
→
05/29 13:32, 5年前 , 2F
Net Connection 宣告是不是沒設好
05/29 13:32, 2F
→
05/29 14:09, 5年前 , 3F
你好，我定義globalnet的部分是按照某個講義做的，
05/29 14:09, 3F
→
05/29 14:09, 5年前 , 4F
如圖，基本上應該沒錯才對
05/29 14:09, 4F
→
05/29 14:09, 5年前 , 5F
你好，我定義globalnet的部分是按照某個講義做的，
05/29 14:09, 5F
→
05/29 14:09, 5年前 , 6F
如圖，基本上應該沒錯才對
05/29 14:09, 6F
→
05/29 14:11, 5年前 , 7F
05/29 14:11, 7F
‣ 更多 paul09253336 的文章
文章代碼(AID): #1SxJy1ED (Electronics)