討論串[問卦] 碩士論文是跑模擬的有多爽
共 4 篇文章
首頁
上一頁
1
下一頁
尾頁
內容預覽:
我有個同學他實驗室是在跑模擬的. 有限元素分析之類的. 聽他說他論文早早就寫完了. 應該是我們班上最早寫完的. 聽他說跑模擬有可能要跑一整天. 其他時間就跑出去玩. 回來發現跑失敗 重設一下boundary condition再接著跑. 一天就過去了. 相比之下其他要做實作的實驗室. 動不動就機台壞
(還有2個字)
內容預覽:
雖然是個廢文,但是身為一個做模擬的博士候選人,還是回一下好了,順便談談什麼是模擬。先講這篇文章的問題,我可以回答的是....做實驗的人都會"誤以為"跑模擬的很爽,包含本魯的系上其他老師同學都會有這樣的想法。但是,實際上....有的時候反而覺得實驗的才爽.....因為啊,實驗的結果,無論好壞都能夠發表
(還有2320個字)
內容預覽:
跑模擬爽不爽我不知道,至少我覺得有一定的辛苦. 常常要花很多時間跑,還要改. 但我知道有一種論文是最爽的. 那就是問卷論文. 我真的希望所有教授不要再叫學生寫這種垃圾論文. 這種論文我一個禮拜可以寫一篇. 最重要的是,這種論文毫無價值. --. ※ 發信站: 批踢踢實業坊(ptt.cc), 來自:
(還有208個字)
內容預覽:
這問題問我就對了 在數位電路設計中. 有分為RTL simulation 與Gate-level simulation. 左邊那個主要來說是觀察電路行為是否符合預期 看波形圖. 右邊那個已經到邏輯閘層次 通常會觀察到的錯誤也比較多. 所以有學長提出一些idea 然後跑完RTL模擬就交差 老闆就給他畢
(還有40個字)
首頁
上一頁
1
下一頁
尾頁