看板 [ Tech_Job ]
討論串[討論] 5nm物理極限對台積電是否真的很傷???
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[討論] 5nm物理極限對台積電是否真的很傷???
推噓-7(21推 28噓 35→)留言84則，0人參與, 最新作者peter308 (pete)時間8年前 (2016/06/21 00:06), 8年前編輯資訊
0
0
0
內容預覽:
一般半導體的物理極限(線寬)是5nm左右. 再縮下去就會有漏電流的問題. 目前雖然有許多替代方式 像是3D堆疊, 可是那個其實不是真正治本的方式. 我個人的評估是5年內台積電的先進製程就會碰到5nm的天花板. 一旦碰觸到天花板又想不出好的替代方案. 那就是原地踏步等待追兵從後趕上. 如果要替換矽晶圓
(還有594個字)
#2
Re: [討論] 5nm物理極限對台積電是否真的很傷???
推噓13(13推 0噓 52→)留言65則，0人參與, 最新作者apoenzyme0 (apoenzyme)時間8年前 (2016/06/21 00:56), 8年前編輯資訊
0
0
1
內容預覽:
http://www.tsmc.com/chinese/investorRelations/quarterly_results.htm. 2016 Q1 財報, tsmc 營收約2035億, 代工排世界第二的, 約344億. 相當只有tsmc的16%, 營運績效裡有每個tech 貢獻多少. 大概0.
(還有217個字)
首頁
上一頁
1
下一頁
尾頁