[問題]詢問一下什麼是動態邏輯閘呢?

看板Electronics作者 (我就是我)時間12年前 (2012/07/26 15:40), 編輯推噓4(4推 0噓 13→)
留言17則, 9人參與, 最新討論串1/2 (看更多)
下面連結有個動態邏輯電路 https://dl.dropbox.com/u/72626331/98cs14.JPG
想請問各位高手什麼是動態邏輯電路 跟我們一般看到的邏輯電路有什麼差別呢? 還有麻煩高手們告訴我怎麼判斷這個邏輯閘嗎? 跟一般的邏輯閘判斷方式好像不一樣 所以麻煩高手敎敎我,先謝謝啦 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 60.251.224.183
→
07/26 15:58, , 1F
判斷方式就是CK=1時上方~CK MOS不通, 下方CK MOS導通
07/26 15:58, 1F
→
07/26 15:59, , 2F
剩下的就跟以前一樣了 看看Y是否會被拉到GND或維持VDD
07/26 15:59, 2F
→
07/26 16:02, , 3F
至於有什麼特色 我不太會講 麻煩大家補充 ^^
07/26 16:02, 3F
→
07/26 17:05, , 4F
速度比較快?
07/26 17:05, 4F
→
07/26 17:28, , 5F
面積比較小?
07/26 17:28, 5F
→
07/26 17:30, , 6F
充放電特性可能會比Static logic差些
07/26 17:30, 6F
→
07/27 02:34, , 7F
在evalute時 input的訊號不穩容易使把output的電荷share掉
07/27 02:34, 7F
推
07/27 20:48, , 8F
dynamic gate....請回家重看VLSI的書 orz
07/27 20:48, 8F
推
07/29 11:52, , 9F
面積一定是比較小的(約1/3~1/4)，速度快不快不見得
07/29 11:52, 9F
→
07/29 11:54, , 10F
充放電的表現不見得好，在某些應用，作成rail-to-rail
07/29 11:54, 10F
→
07/29 11:54, , 11F
好處是可以同時輸出Q跟Q'，然後衝放電稍好一點
07/29 11:54, 11F
→
07/29 11:55, , 12F
壞處是他是最簡單型式的domino cell面積的兩倍
07/29 11:55, 12F
推
07/29 21:26, , 13F
現在業界真的會常用這種嗎? 好奇問問
07/29 21:26, 13F
推
07/31 04:24, , 14F
用啊......還都用在某些重要的地方
07/31 04:24, 14F
→
07/31 14:44, , 15F
謝謝,我大概了解了,我在自己在仔細看看的
07/31 14:44, 15F
→
08/13 19:29, , 16F
至於有什麼特色 我不太 https://muxiv.com
08/13 19:29, 16F
→
09/17 23:23, , 17F
充放電特性可能會比St https://daxiv.com
09/17 23:23, 17F
‣ 更多 add007 的文章
文章代碼(AID): #1G4FHOfG (Electronics)
‣ 更多 add007 的文章
文章代碼(AID): #1G4FHOfG (Electronics)