[問題] 電子學問題

看板Electronics作者 (KKKK)時間11年前 (2013/09/12 13:49), 編輯推噓2(2推 0噓 13→)
留言15則, 3人參與, 最新討論串7/15 (看更多)
小弟是碩一新生 自以為電子學念的很熟，沒想到每次去找教授每次都被問倒Orz 真為前途感到憂愁...... --------------------抱怨結束--------------------- 上次被教授問到為何差動對要接尾電流源 我回答了Razavi書上寫的"為了維持穩定的輸出共模位準" 前提是要有很準的尾電流 但教授畫了一張圖給我 http://ppt.cc/nRz8 教授說如果可建立很精準的電壓源（如同可建立精準的電流源一般） 這樣的結構豈不是一樣有穩定的輸出共模位準？ 且輸出訊號擺幅還更大！！ 這時我就無言了，感覺很有道理！ 揪竟為何差動對要接尾電流呢？ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.160.228.138
→
09/12 14:24, , 1F
有尾電流 才有辦法差動輸入,
09/12 14:24, 1F
這我不太懂了，Vin1 Vin2接上相同但彼此反向的信號不就是差動輸入了嗎？
→
09/12 14:25, , 2F
另外 我是覺得 思考電路問題的時候 不要想說會有"前提是要
09/12 14:25, 2F
→
09/12 14:26, , 3F
狠準的電流源,電壓源orXXX" 因為這在實際電路都不可能發
09/12 14:26, 3F
→
09/12 14:26, , 4F
生,但是這個電路(比如:差動對)又可以實際在現實世界應用
09/12 14:26, 4F
這當然，但是此刻只討論理想狀況 一般而言都是先理解理想狀況，在去考慮非理想效應的吧！？
推
09/12 15:38, , 5F
用電壓源的話輸入的共模訊號會影響輸出的共模訊號
09/12 15:38, 5F
上圖是假設輸入Vac無dc直流的情況 當電壓源偏壓在適當的狀況，輸出共模是可以控制的！ 電流源偏壓不也是需要調整，讓電晶體操作在飽和區嗎？ ※ 編輯: kelvin800514 來自: 118.160.228.138 (09/12 16:02)
推
09/12 16:01, , 6F
只從CM input去控制，bias精準度一定比tail current差
09/12 16:01, 6F
→
09/12 16:03, , 7F
tail current雖然也是要用電壓去控制大小，但是bias電流
09/12 16:03, 7F
→
09/12 16:03, , 8F
的敏感度會比純粹壓控來的好
09/12 16:03, 8F
→
09/12 16:59, , 9F
你提醒了我 你那樣講也是差動輸入XD
09/12 16:59, 9F
→
09/12 17:00, , 10F
應該是說 尾電流差動對 可以對抗共模雜訊(從vdd,vss來的)
09/12 17:00, 10F
→
09/12 17:01, , 11F
尾電流差動對= 雜訊先相減 再放大訊號
09/12 17:01, 11F
→
09/12 17:02, , 12F
你的電路圖是, 先放大雜訊 再做相減的動作(取差動輸出)
09/12 17:02, 12F
→
09/12 17:03, , 13F
另外,我想 我們一般所說的 非理想效應通常是指:mismatch,
09/12 17:03, 13F
→
09/12 17:04, , 14F
元件不符合手算model...等
09/12 17:04, 14F
→
09/12 17:05, , 15F
我修改一下講法,共模雜訊 指 從vdd,vss影響signal path
09/12 17:05, 15F
‣ 更多 kelvin800514 的文章
文章代碼(AID): #1ICLNNm5 (Electronics)
討論串 (同標題文章)
以下文章回應了本文 (最舊先)：
完整討論串 (本文為第 7 之 15 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共15篇)
‣ 更多 kelvin800514 的文章
文章代碼(AID): #1ICLNNm5 (Electronics)