[問題] 大一邏輯設計的題目

看板Electronics作者 (準新鮮人~什麼是大學勒?)時間18年前 (2006/11/12 23:10), 編輯推噓7(7推 0噓 5→)
留言12則, 6人參與, 最新討論串1/2 (看更多)
Derive a CMOS complex gate for the logic function f = xy + xz. Use as few transistor as possible. 這是標準答案的做法: http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834777&p=1 這是我的解法: http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834776&p=0 我的做法和解答最大的差別在於它增加了一個inverter 所以它比我多使用了一個電晶體 但是我的解法以truth table測試沒有問題 所以我想問問為什麼它費心這麼設計(先作f' 然後再用not處理) 難道PUN一定要是PMOS? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.192.125
推
11/12 23:29, , 1F
大ㄧ就教 CMOS logic gate? 這不是大三選修才會碰到嗎...
11/12 23:29, 1F
→
11/12 23:29, , 2F
大ㄧ沒上過電子學怎麼知道電晶體怎麼操作阿...
11/12 23:29, 2F
推
11/12 23:29, , 3F
是的PUN一定要用PMOS 不然會有Body Effect
11/12 23:29, 3F
→
11/12 23:31, , 4F
至於Body Effect是啥.....一言難盡
11/12 23:31, 4F
※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:02) ※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:03)
推
11/13 00:11, , 5F
感謝解答 其實我們也沒有仔細教過CMOS 只有帶過
11/13 00:11, 5F
→
11/13 00:12, , 6F
祇是自己在做題目覺得很奇怪而已~
11/13 00:12, 6F
推
11/13 00:27, , 7F
正解：因為NMOS沒辦法把S跟D都往上拉到跟G一樣的VDD
11/13 00:27, 7F
→
11/13 00:28, , 8F
跟BODY EFFECT沒關係...
11/13 00:28, 8F
推
11/13 00:31, , 9F
是嗎 囧" 小弟受教了
11/13 00:31, 9F
→
11/13 00:31, , 10F
<-----電子學沒學好
11/13 00:31, 10F
推
11/13 21:55, , 11F
蛤...這不是VLSI的嗎?= = 小弟大三才在學......
11/13 21:55, 11F
推
11/15 19:26, , 12F
多一個inverter應該是多2個電晶體吧?
11/15 19:26, 12F
‣ 更多 killer9619 的文章
文章代碼(AID): #15LpbtQR (Electronics)
‣ 更多 killer9619 的文章
文章代碼(AID): #15LpbtQR (Electronics)