Re: [問題] 大一邏輯設計的題目

看板Electronics作者 (Schreier是大師)時間18年前 (2006/11/13 02:05), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串2/2 (看更多)
推
11/12 23:29,
大ㄧ就教 CMOS logic gate? 這不是大三選修才會碰到嗎...
11/12 23:29
→
11/12 23:29,
大ㄧ沒上過電子學怎麼知道電晶體怎麼操作阿...
11/12 23:29
推
11/12 23:29,
是的PUN一定要用PMOS 不然會有Body Effect
11/12 23:29
→
11/12 23:31,
至於Body Effect是啥.....一言難盡
11/12 23:31
※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:02) ※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:03)
推
11/13 00:11,
感謝解答 其實我們也沒有仔細教過CMOS 只有帶過
11/13 00:11
→
11/13 00:12,
祇是自己在做題目覺得很奇怪而已~
11/13 00:12
推
11/13 00:27,
正解：因為NMOS沒辦法把S跟D都往上拉到跟G一樣的VDD
11/13 00:27
→
11/13 00:28,
跟BODY EFFECT沒關係...
11/13 00:28
其實這就接近正解了 在一般的考量下 PMOS放下面只能把VO拉到|Vthp| NMOS放上面只能把VO拉到VDD-|Vthn| 注意，這是說一般考量 當然你可以放久一點讓VO被PMOS往下拉到GND 被NMOS往上拉到VDD 這時候MOS進入"sub threshold region" 電流非常小(電流的表現視同PN JUNCTION) 所以要把OUTPUT拉到底要等滿久的Orz
推
11/13 00:31,
是嗎 囧" 小弟受教了
11/13 00:31
→
11/13 00:31,
<-----電子學沒學好
11/13 00:31
-- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.48.47
‣ 更多 deathcustom 的文章
文章代碼(AID): #15Ls9IK1 (Electronics)
‣ 更多 deathcustom 的文章
文章代碼(AID): #15Ls9IK1 (Electronics)