討論串(共11篇) - lvs/pex的一些問題 - 看板comm_and_RF

看板 [ comm_and_RF ]

討論串lvs/pex的一些問題

共 11 篇文章

排序：最舊先 | 最新先 | 留言數 | 推文總分

內容預覽：開啟 | 關閉 | 只限未讀

首頁

尾頁

lvs/pex的一些問題

推噓2(2推 )留言3則，0人參與作者invalid (everlasting)時間18年前 (2006/09/12 01:04)資訊

內容預覽:

平常都使用TSMC .18 1p6m(PDK 1.2)進行設計. 並用hspice進行前期的電路模擬,calibre進行驗證. 很煩的是PDK LVS吃的netlist都要經過修改. 譬如說nmos在hspice中的model name是 "nch". 為了要進行LVS,還要自己改成'N',或'N1

(還有179個字)

Re: lvs/pex的一些問題

推噓0(0推 )留言1則，0人參與作者invalid (everlasting)時間18年前 (2006/09/12 15:23)資訊

內容預覽:

^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^. 目前是使用vim/perl來做這樣的事啊@@.... 只做一次轉換的話當然是很快. 可是設計流程通常是這樣. hspice-> layout -> LV

(還有151個字)

Re: lvs/pex的一些問題

推噓1(1推 )留言1則，0人參與作者wildwolf (可愛的哲哲)時間18年前 (2006/09/12 15:58)資訊

內容預覽:

如果你是用 PDK, PDK 裡有提供 schematic,. 你要用他提供的對應 MOS schematic 圖來畫電路，. 不能用 analogLib 裡面的 nmos4 和 pmos4 之類的咚咚，. 自然產生 hspice netlist 時 device 名字就會與 SPICE model

(還有114個字)

Re: lvs/pex的一些問題

推噓1(1推 )留言2則，0人參與作者invalid (everlasting)時間18年前 (2006/09/12 22:32)資訊

內容預覽:

AMS design flow?. 你是說寫verilog/VHDL AMS那種嗎?. 那種東西就跟gate-level的一些軟體差不多. 把iteration打成幾個比較小的圈圈. 不用像玩樂透一樣到最後一翻兩瞪眼@@. 當然寫出有意義的model好像不是件容易的事說@@. 但是到最後所有的東西都

Re: lvs/pex的一些問題

推噓1(1推 )留言1則，0人參與作者invalid (everlasting)時間18年前 (2006/09/12 22:36)資訊

內容預覽:

你說的是用cadence的composer去畫schematic才會有analogLib的東東吧. 事實上用composer是不會有轉檔的問題，一切都很美好. 只是我偏好用netlist的方法去設計.... 用hspice模擬是沒什麼問題,PDK給hspice吃的的確就是nch. 而很有趣的是，ca

(還有546個字)

首頁

尾頁