Re: lvs/pex的一些問題

看板comm_and_RF作者 (everlasting)時間18年前 (2006/09/12 22:32), 編輯推噓1(1推 0噓 1→)
留言2則, 2人參與, 最新討論串4/11 (看更多)
※ 引述《invalid (everlasting)》之銘言：
→
09/12 16:51,
你是不是不會 AMS design flow 啊 ?
09/12 16:51
AMS design flow? 你是說寫verilog/VHDL AMS那種嗎? 那種東西就跟gate-level的一些軟體差不多 把iteration打成幾個比較小的圈圈 不用像玩樂透一樣到最後一翻兩瞪眼@@ 當然寫出有意義的model好像不是件容易的事說@@ 但是到最後所有的東西都會變成spice 才能進行tape-out 所以到PEX還是會面臨一樣的問題吧@@ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.229.46.165
推
09/12 22:45, , 1F
對阿不知道有沒有別的軟體可以後模擬
09/12 22:45, 1F
→
09/13 08:03, , 2F
UltraSim 或者 HSIM 都可以啊
09/13 08:03, 2F
‣ 更多 invalid 的文章
文章代碼(AID): #151iJZMN (comm_and_RF)
討論串 (同標題文章)
本文引述了以下文章的的內容：
以下文章回應了本文：
完整討論串 (本文為第 4 之 11 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共11篇)
‣ 更多 invalid 的文章
文章代碼(AID): #151iJZMN (comm_and_RF)